CMOS/TTL: Элемент будущего (сочинение)

Нарочно на днях попробовал написать симулятор ПЛИС.
Постулат-машину так сказать. На каждый элемент выделяется ячейка по 16 бит.
Младшие 10 бит - по пять бит на A и B входы. Выбирают два из 32 соседей-источников.
Старшие 6 бит - два на хранение текущего и будущего состояния, четыре - таблица постулатов результата.
В общем, в матрице 8x8 закодировал RS-триггер и случайным образом переключаю. Работает. Вот только ничего толкового пока дальше не придумаю.
Если кому-то интересно, а новичкам - в пример, вот скрипт:

 

приступайте писать симулятор верилога
http://ru.wikipedia.org/wiki/Icarus_Verilog
http://www.icarus.com/eda/verilog/