Оптимизация для процессоров семейства Pentium: 5. Модель памяти

22 авг 2002

Пентиумы спроектированны в основном для 32-х битного кода, и качество ужасно при использовании 16-битного кода.
Читать далее
Лайков 0 Комментариев0 Просмотров1.149

Оптимизация для процессоров семейства Pentium: 6. Выравнивание

22 авг 2002

Все данные в RAM должны быть выравненены так, чтобы их адреса были кратны 2, 4, 8 или 16...
Читать далее
Лайков 0 Комментариев0 Просмотров851

Оптимизация для процессоров семейства Pentium: 7. Кэш

22 авг 2002

У PPlain и PPro 8 килобайт кэша первого уровня для кода и 8 килобайт для данных. У PMMX, PII и PIII по 16 килобайт для кода и данных. Данные в кэше первого уровня можно читать или перезаписывать всего лишь за один такт, в то время как выход за границы кэша может стоить множества тактов. Поэтому важно, понимать, как работает кэш, чтобы использовать его более эффективно.
Читать далее
Лайков 0 Комментариев0 Просмотров960

Оптимизация для процессоров семейства Pentium: 8. Исполнение кода в первый раз

22 авг 2002

Обычно исполнение кода в первый раз занимает намного больше, чем при последующих повторениях в силу следующих причин...
Читать далее
Лайков 0 Комментариев0 Просмотров802

Оптимизация для процессоров семейства Pentium: 9. Задержка генерации адреса

22 авг 2002

Чтобы высчитать адрес в памяти, который нужен инструкции, требуется один такт. Обычно эти вычисления делаются одновременно с выполнение предыдущей инструкции или спаренных инструкций. Но если адрес зависит от результат инструкции, которая выполнялась в предыдущем такте, тогда вам придется подождать дополнительный такт, чтобы получить требуемый адрес. Это называется задержкой AGI.
Читать далее
Лайков 0 Комментариев0 Просмотров828

Оптимизация для процессоров семейства Pentium: 11. Разбивка сложных инструкций на более простые (PPlain и PMMX)

22 авг 2002

Вы можете разбить инструкции чтения/модифицирования и инструкции чтения/модифицирования/записи, чтобы улучшить спаривание.
Читать далее
Лайков 0 Комментариев0 Просмотров862

Оптимизация для процессоров семейства Pentium: 10. Спаривание целочисленных инструкций (PPlain и PMMX)

22 авг 2002

У PPlain и PMMX есть два конвеера, выполняющих инструкции, которые называются U-конвеер и V-конвеер. В определенных условий можно выполнить две инструкции одновременно, одну в U-конвеере, а другую в V-конвеере.
Читать далее
Лайков 0 Комментариев0 Просмотров894

Оптимизация для процессоров семейства Pentium: 12. Префиксы (PPlain и PMMX)

22 авг 2002

Инструкция с одним или более префиксами не может исполняться в V-конвеере...
Читать далее
Лайков 0 Комментариев0 Просмотров843