А как у вас обстоят дела с восстановлением алгоритмов из FPGA-заливок? Могёте? Т.е. вопрос не о простой повторяемости, а о том, чтобы понять, что же она делает...
Solo Интересно, как из FSM/LUTов можно реконструировать исходный VHDL/Verilog код? Получается совершенно иной уровень реверсинга, за исключением тривиальных случаев. Кто-то этим занимался? Есть какой-то софт? Тема вообще интересная, т.к. сейчас полно сетевого оборудования на базе FPGA.
иногда проскакивают отдельные сообщения о том, что кто-то продвинулся в этой области. Но все разработки приватные. Был когда-то даже доклад опубликован какой-то CAD-овской фирмой о том, что они исследовали возможность восстановления алгоритмов и пришли к выводу, что для крупнобюджетных организаций это вполне возможно. А по поводу "реконструировать исходный VHDL/Verilog" - я бы не стал сужать задачу. Восстановить алгоритм совсем не означает найти его эквивалент на языке VHDL. Меня б устроил и вариант создания эквивалента этого алгоритма (если это возможно) и на обычном микропроцессоре...
