Блок декодирования

Тема в разделе "WASM.ASSEMBLER", создана пользователем smileman, 14 дек 2009.

  1. smileman

    smileman New Member

    Публикаций:
    0
    Регистрация:
    16 фев 2009
    Сообщения:
    11
    Направьте, друзья)
    Где могу найти более-менее подробную информацию по декодерам NetBurst архитектуры.
     
  2. valterg

    valterg Active Member

    Публикаций:
    0
    Регистрация:
    19 авг 2004
    Сообщения:
    2.105
    http://ru.wikipedia.org/wiki/NetBurst
    А что этой статьи и ссылок в ней недостаточно ?
     
  3. smileman

    smileman New Member

    Публикаций:
    0
    Регистрация:
    16 фев 2009
    Сообщения:
    11
    нет.
     
  4. Ustus

    Ustus New Member

    Публикаций:
    0
    Регистрация:
    8 авг 2005
    Сообщения:
    834
    Адрес:
    Харьков
    smileman
    Официальной доки от Intel не существует, если ты об этом.
     
  5. leo

    leo Active Member

    Публикаций:
    0
    Регистрация:
    4 авг 2004
    Сообщения:
    2.542
    Адрес:
    Russia
    "Более-менее подробную" нигде.
    NetBurst заточена на использовании T-кэша декодированных мопов, что позволяет юзать сравнительно простой, если не сказать примитивный декодер (по сравнению с P6 и AMD). А посему и особо распространятся о нем нет смысла ;) Известно только, что он фетчит 64-байтные блоки из L2, декодирует максимум 1 инструкцию за такт и выдает до 4-х мопов на инструкцию. Число стадий (тактов) декодирования "стыдливо" умалчивается - и так понятно, что при декодировании "с колес" проп.способность за счет хилого декодера падает в 2-3 раза по сравнению с извлечением готовых мопов из T-кэша