Поясните пожалуйста насчет колец защиты

Chingachguk
1. Только если произошла смена урвоней привилегий. И не только при прерывании но и при прохождении через call gate, но опять же, только в том случае, если произошла смена уровней привилегий.

2. Полную очередность проверок я когда-то написал здесь, в конце сообщения.

 

Great,

можно подробнее? В TSS ее вроде нет - ? Или надо смотреть еще?

 

Mika0x65,

то есть ты хочешь сказать - для 0-го кольца Map не применяется так как нету смены уровня (TR был загружен на нем), а при выполненении в менее привелигерованном коде - Будет?

 

Chingachguk
Смена уровня тут не при чем, где был загружен tr значения не имеет. Просто коду, выполняющемуся на нулевом уровне привилегий всегда разрешается писать в порты, независимо от значения IOPL и карты ввода/вывода. Для остальных уровней действует IOPL & карта ввода/вывода.

 

просто условие CPL <= IOPL выполнится для любого IOPL при CPL=0

 

Мониторить порты позволяют регистры отладки. Да можно возрозить что их только 4 (8 если на Core 2 Duo), но обычно хватает

 

Спасибо вам, парни за консультации по PM!

Решил вот "прочуствовать" эту TSS и можно ли пускать код из 0-го кольца запрещая ему делать in/out через Permission Map. По теории вроде как нельзя, но все ж.

Пока споткнулся на непонятку. Сделал (по своим старым попыткам изучения по Финогенову) демку, там пускается задача:

gdt_tss_0 descr <103,0,0,89h> ; 48
gdt_tss_1 descr <103,0,0,89h> ; 56

Первая TSS для текущего, переключаюсь на задачу TSS1:

; current TSS
mov ax,SEL_TASK0
ltr ax

mov place,860
call dword ptr task1_offs

Сама задачка выполняется OK, но затем я ловлю Exception 0Ah (?) причем с кодом ошибки 0F000h (???).

Исключение происходит в момент возвращения из задачи (iret). Адрес в стеке указывает на следующую после call task команду. (пробовал делать iretd ) - та же картинка - ему почему-то пофиг на префикс

В Зубкове С.В. прочитал что исключение 0A возникает при неудачном переключении на TSS, и тут вроде бы все верно. Но почему - что я сделал неправильно? Код ошипки вообще не в какие воротца (где она взяла неверный селектор 0F000h ???).

Что код ошипки именно тот, что я получаю от проца - проверял на исключении 0Dh - все точно.

 

Chingachguk
возьми bochs и пошагово пройдись отладчиком
вообще я у тебя в коде не нашел установки FS
а т. к при обратном переключении задач (iretd) из TSS (куда предварительно CPU сохранил все сегментные регистры) идет загрузка всех сегментных регистров, то, вероятно, в этом может быть ошибка
(в FS непонятно что (селектор, например больше размера GDT или что-то другое, приводящее к исключению))

Код (Text):

1. mov ax, SEL_DATA
2. mov ds, ax
3. mov ax, SEL_STACK
4. mov ss, ax
5. mov ax, SEL_SCREEN
6. mov es, ax
7. mov ax, SEL_HIMEM
8. mov gs, ax
9. ; добавь следующее
10. xor eax, eax
11. mov fs, ax

 

rei3er,

благодарю! Действительно, дело было в сохранении FS "реального режима" в TSS_0, затем при возврате в первую задачу из нее выгружалось обратно оно же (в FS) и тут получалось excpt 0Ah.

В моем примере я поставил FS=ABCDh перед переключением в PM и код ошибки был в этом случае ABCC. Следуя описанию Зубкова С.В.:

"Формат кода ошибки:

биты 15 – 3: биты 15 – 3 селектора, вызвавшего исключение

бит 2: TI — установлен, если причина исключения — дескриптор, находящийся в LDT, и сброшен, если в GDT

бит 1: IDT — установлен, если причина исключения — дескриптор, находящийся в IDT

бит 0: ЕХТ — установлен, если причина исключения — аппаратное прерывание"

Любопытно, что проц сбросил бит 0 (EXT) (верно), но не стал сбрасывать бит 2 (TI). Возможно, он решил, что раз new_FS and 7 не равно нулю, то это селектор из LDT?

Еще раз спасибо!

 

процессор не обладает (ну до определенной степени конечно ) искусственным интеллектом
он видит, что в селекторе FS бит TI установлен (естественно, такое может быть, потому как в FS неизвестно какое значение, точнее в твоем случае 0xABCD (т. е TI = 1)) - поэтому и код ошибки содержит установленный TI

 

PROFi
Разве у Core Duo DR 8 р-ров? Может ты имел ввиду 2 ядра x 4 [DR0-DR3] ?

 

TheDeath

Разве у Core Duo DR 8 р-ров? Может ты имел ввиду 2 ядра x 4 [DR0-DR3] ?

Да это я и мел ввиду...

 

Поясните пожалуйста отличия sysenter, syscall - из каких колец могут выполняться, в каких режимах следует использовать ту или иную команду и почему в висте х64 используется far call - потому что специально предназначенные инструкции слишком быстрые для ее тормознутости?
И что следует использовать когда используется больше двух колец защиты?

 

KeSqueer
Достаточно одной ссылки на доки интеловские, чтобы ответить на эти вопросы
и избежать в будущем подобного бреда в ваших постах :-\ сталобыть гуглите.

 

sysenter, syscall - один от Интела другой от АМД. Выполняют переход с 3 кольца в нулевое по адресу содержащемуся в специальном регистре.

 

Можно ли их использовать при переходе не из третьего кольца? Что следует использовать для быстрого вызова кода ядра не из третьего кольца?
Доки есть, но в них мутно как-то про это написано IMHO.

 

Нельзя.

Прерывания или каллгейты

 

Спасибо, вопрос исчерпан.
Вроде как.

 

И у меня еще вопрос.
Когда нормальные люди напишут нормальную ОСь под конкретную систему (x86), а не будут бегать за переносимостью? А то Microsoft своим стремлением к переносимости сделала только хуже. На фига переносимость, если винда в 99,999% случаев установлена на x86-машинах?

Вместо 4-х сегментов - плоская память, отчего процесс может спокойно:
- выполнять код в стеке
- изменять код (повозившись с WinAPI-функциями)
Из-за этого и переполнение буферов и черви.
Приложениям доступно только 2 Гига памяти.
Почему не использовать все 4 сегмента? И адресуемой памяти станет 20 Гигов и на стек управление просто так не передашь (придется префиксы SS перед командами ветвления писать, а не просто copy).

Вместо 4-х колец используется только 2 (а я считаю что драйверы и ОСь все равно надо разделить друг от друга).
С каждой версией ОСь все тяжелее и тяжелее - того гляди скоро совсем развалится.

Тестирование - завалено в глубокую нору. Почему государство не может поддерживать тестирование системы для ее же безопасности?

UNIX'ы - тоже с плоской памятью, потому что хочет быть переносимой. Почему нет ни одной нормальной системы с сегментной памятью, не уходящей в сторону переносимости, а остающийся на стороне конкретной платформы? (или может такие системы, кроме OS/2, есть, просто я о них ничего не знаю?).

 

Учи матчасть не будет 20 гб. А стек и так можно защетить от выполнения.

=) Москва не сразу строилась.

Плоская проще и как следствие удобнее. А сегменты реализуются через страницы чего вполне хватает.